FIELD-EFFECT TRANSISTOR

Patent Number:

JP1009662

Publication date:

1989-01-12

Inventor(s):

INOUE YASUAKI

Applicant(s)::

MITSUBISHI ELECTRIC CORP

Requested Patent:

□ JP1009662

Application Number: JP19870164427 19870701

Priority Number(s):

IPC Classification: H01L29/78

EC Classification:

Equivalents:

JP2510599B2

Abstract

PURPOSE:To enable a field-effect transistor to be highly integrated without miniaturizing itself by a method wherein the channel surface of a channel region is formed perpendicular to the main surface of a substrate forming a field effect transistor while a gate is also formed expanding in the direction perpendicular to the same main surface.

CONSTITUTION:A silicon oxide film 31 is formed on the main surface 2a of a substrate 2 by thermal oxidation and then a high melting point metallic film 32 is evaporated on the film 31 to be patterned after specific pattern. Then, another silicon oxide film 33 is laminated on the substrate 2 by CVD process. Next, a trench 35 reaching the end 34 of the metallic film 32 is formed using resist as a mask. Then, three layers of doped silicon comprising a dopant successively changed to arsenic boron and arsenic are laminatedly formed in the trench 35. After forming a three layer structure comprising a drain 3, a channel region 5 and a source 4, another trench 36 in the depth with the bottom 36a thereof at least reaching the upper end of the source 4 as the lowermost part is formed near the three layer structure by dryetching process etc. and then the trench 36 is filled with the doped silicon as a gate 1.

Data supplied from the esp@cenet database - 12

⑩日本国特許庁(JP)

⑩特許出願公開

® 公 開 特 許 公 報 (A) 昭64-9662

Mint Cl.4

庁内整理番号 識別記号

母公開 昭和64年(1989) 1月12日

H 01 L 29/78 H 01 L 29/80

Z-8422-5F L-8122-5F 301

審査請求 未請求 発明の数 1 (全8頁)

9発明の名称 電界効果トランジスタ

> 到特 頤 昭62-164427 **參出** 顧 昭62(1987)7月1日

の発明 者 井 上

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

勿出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

20代·理 人 弁理士 大岩 增雄 外2名

1. 発明の名称

電弁効果トランジスタ

- 2. 特許請求の範囲
- (1) ドレインとソースとの間に形成されるチ ャネル領域とゲートとが対応して配置される電外 効果トランジスタにおいて、

前紀ゲートと向い合って前記チャネル領域内で のキャリアの裁論の広がりを規定するチャネル面 が、前記電界効果トランジスタを形成する最短の 主面に対して整選に形成されるとともに、前記ゲ ートもまた前記主面に垂直な方向に広がりを持っ て形成されたことを特徴とする智雅効果トランジ スタ.

- チャネル瞬味のチャネル長方向が基板の 主面に対して平行に形成されたことを特徴とする 特許請求の範囲第1項記載の需用効果トランツス
- (3) チャネル領域のチャネル長万向が基板の 玄両に対して垂直に形成されたことを特徴とする

特許請求の範囲第1項記載の電界効果トランジス

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、健界効果トランジスタの集積度を **高めるための技術の親するものである。**

〔従来の技術〕

第5個は従来の電界効果トランジスタの一例で あるシリコンゲート型のチャネルMOSFETを 示す機略因である。

第5回において、このMOSFET1はロ形シ リコン基礎2にN形不純物が拡散されてドレイン 3とソース4とが形成されている。そして、ドレ イン3とソース4との間に形成されたチャネル領 城5の上方に、図示しないゲート酸化脱をはさん でポリシリコンで形成されたゲート6が設けられ ている。なお、多5回では他の酸化脱やAI配料 なども図示を省略している。

このようなMOSFET1は、①基板2の主面 2 a 上に所定のマスクを配載した状態で n 形不軽

持開昭64-9662(2)

上記のような構成のMOSFET1では、ゲート6とソース4との固に印加される電圧によってチャネル領域5に生じる反応層(固示せず)を適路として、ドレイン3とソース4との間に電液が改れる。そして、この電波はゲート6とソース4との間に印加される電圧の大きさによって初切される。

(発明が解決しようとする問題点)

従来のMOSFET1は以上のように構成されているので、ゲート6と向い合ってチャネル舒は 5内でのキャリアの設路の広がりを規定するチャネル面5aは、このMOSFET1が形成される

- 3 -

べてに共通の問題点である。

この異明は、上記のような問題点を解消するためになされたもので、電界効果トランジスタロ体を小型化しなくても、より商業積化が可能な電界効果トランジスタを得ることを自的とする。

(周暦点を解決するための手段)

この発明の意界効果トランジスタでは、チャネル関係のチャネル面が鉄電界効果トランジスタを 形成する基板の主面に対して重直に形成されると ともに、ゲートもまた前記主面に重直な方面に広 がりを持って形成されている。

(作用)

この発明では、チャネル領域のチャネル面を基 板の主面と垂直に形成することにより、 数域の主 面に対して電界効果トランジスタ1 四当りが占め る面積の割合を実質的に小さくする。

(安路駅)

以下、この発明の実施例を図面を参照して説明する。

第1回は、この発明の第1の要偽例であるシリ

異版2の主面2aと平行に形成されることになる。 このため、1個のMOSFET1を形成するのに 変する配領S、は、少なくとも

 $S_1 = \{L_C + L_D + L_S\} \times D_1 \cdots (1)$ と概節される。(1) 式において、 L_C はチャネル 尽、 L_D 、 L_S はそれぞれドレイン3 及びy-x 4 の長さ、 D_1 はチャネル値である。

しかし、MOSFET1を小型化するにあたっては、より高度の整備加工技術が要求され、また、MOSFET1の常気的特性を維持するには上記して・しゅ・し。及びD1を振耀に小さくすることができないなどの事情により、高集積化が函離であるという問題点があった。そして、これはMOSFET1に限らす、電界効果トランジスタす

- 4 -

コンゲート型 N チャネルMOSFETを示す被略 図である。

第1 図にあいて、このMOSFET10が従来のMOSFET1(乗5 図)と異なるのは、ゲゲート6 に向い合ってチャネル間は5 内でのキャリアの波路の広がりを設定するチャネル面5 a がとともに、ゲート6 が基板2 の主面2 a に対して必る。 また、これに応じて、ドレイン3 やソース4 も、 基板2 の主面2 a の限さ方向に広がって主面2 a に乗車に形成されている

ただし、この第1の実施別では、チャネル面5 aを主面2aに垂直にするたにあたって、チャネル医し_C 方向が延板2の主節2aに対して平行となるようにしている。

次に、このような構造を有するMOSFET1 Oの製造方法について説明する。第2回は、MO SFET1Oの製造工程を示す平面図及びそのA - A 欠扱新面図である。

特別964-9662(3)

まず、第2図(a) に示すように、D型基板2上に流布されたレジスト11をマスクとして、ドレイン3・ソース4及びチャネル領域5を形成ンなき位置にボロンを注入する。このようにボロンを注入するのは、MOSFET10のしきい値電圧を所定の値に制御するためである。また、ボロンのイオンにーム12の加速電圧を設めに、ボロンのイオンにーム12の加速電圧を設めた、ボロンのイオンにーム12の加速電圧を設めた。メロンのイオンに一ム12の加速電圧を設めた。

そして、レジスト11を輸去した機、基板2の を形成すべき位置を選択的にエッチングしてトレント 1 4 を形成する(第2回後に決っていた。 レンチ14がチャネル額を定する。このトレンチ 1 4 の形成後、トレンチ14の内型面にション に 1 4 の形成後、アレンチ14の内型面にションリ は 1 5 を形成する(第2回(c))のに形成と は 1 5 を形成する(第2回(c))のに形成と は 1 5 を形成する(第2回(c))の大き れた酸化膜がこのMOSFET10のゲートを化

- 7 -

って可能である。

そして、各コンタクトホール21を通してアルミ配約22を設け(第2図(h))、その上面に保護額(関示せず)を付与する。

上記製造方法によって第1回にその機略を示したようなMOSFET10を得ることができる。

そして、このMOSFET10を形成するのに 要する面積 S_2 は、主面20上におけるソースおよびドレイン4の幅を D_2 (第1因)としたとき、 世となる.

次いで、第2図(d) に示すように、基数2の上面で、第2図(d) に示すように、基数2の上面では、100円では、100円では、100円では、100円では、100円では、100円では、100円では、100円では、100円では、100円である。さらに、200円では、10

- 8 -

 $S_2 = (L_C + L_0 + L_S) \times D_2$ … (2) と既悔される。(2) 式における幅 D_2 は(1) 式のチャネル幅 D_1 に比べ十分に小さいため、このM OSFET1O の面積 S_2 が碁板2の主面2 aに占める初合は従来のM OSFET1 (第5 図) に比べ十分に小さいといえる。

次に、この発明の第2の食施例について説明する。第3回は、この発明の第2の実施例であるシリコンゲート型チャネルMOSFETを示す概略

第3回において、このMOSFET30が乗1の実際例と異なるのは、チャネル長しc 方向を歴 仮2の主道2aに対して単直とするような形で、チャネル面5aが主面2aに兎鹿になっている点である。したがって、この実施例では、ドレイン3とチャネル領域5とソース4とが三層に種屋されて生而2aに対して乗巡に形成されていることになる。

また、ゲート6は主関2aに対して垂直な方向 (深さ方向)に広がりを持っているが、第1の実

特別明64-9662 (4)

施研と異なって、ドレイン3およびソース4に対向する位庫にもゲート6が仲ぴている。なお、このMOSFET30は、主通2a上に検討されたシリコン酸化級33中に形成されている。

次に、このような構造を有するMOSFET3 Oの収透方法を解る例になっては断する。

まず、第4回(a) に断固因で示すように、登板 2の主面2a上に無限化によってシリコン酸化投 3 1 を形成した後、その上面に高限点金属投3 2 を冪載して所定のパターンにパターニングする。 この路酸点金属投3 2 は、後述するようにソース 4 の電積を形成するためのものである。そして、 最板2の上面にCVD流によって約数ルπ程度の 厚さのシリコン酸化投3 3 を結節する。

次に、第4図(b) に示すように、レジスト(図示せず)などをマスクとして、高齢点金属験32の幅部34に到達するトレンチ35を形成する。 そして、このトレンチ35内にドーパントをピ常、ポロン、ヒ茶の瓜に夜えてドープトシリコンを三畑に健園して形成する。これによって、最深郎に

- 11 -

の名コンタクトホール39をあけた後、A1配給40を放映する(第4回(B))。さらに、その上面に保護数(因示せず。)を付与する。なお、このMOSFET30はシリコン酸化酶33中に形成されるため、素子分離のための領域を形成する必要がない。

上記製造方法によって與3回にその聲解を示したようなMOSFET3Oを得ることができる。 そして、このMOSFET3Oを形成するのに 理する面積S3は、ゲート6とチャネル領域6と をあわせた傷をD3(第3回)としたとき、

 $S_3 - O_1 \times O_3 \qquad \cdots (3)$

(3) 氏から別らかなように、このMOSFETЗОでは、ドレイン3やソース4の長さし_り .
し_S 及びチャネル 長し_C が簡雑 S₃ とは 無関係になることがわかる。そして、 假 D₃ は (し_C + し_D + し_S) に比べ十分に小さいので、このMOSFET30の面積 S₃ が 契根 2 の 主面 2 a に 占める割合は 従来のMOSFET1(如5因)に比

ソース4、そのよ方にチャネル収収5、収上部に ドレイン3が形成される。

このようにしてドレイン3とチャネル奴は5と ソース4とを三唇構造とした後、この三層構造の 近例に、少なくともその底面36aが最常都のソ ース4の上端まで到達する様さを有するトレンチ 36をドライエッチングなどで形成し、そこに、 CVD法によってドープトポリシリコンをゲート 6として充填する (第4四(c))。 さらに、ゲー ト6とは反対側にドレイン3などから所定の間隔 を開ててトレンチ37を形成する。このトレンチ 3 7 の保さは、その底質3 7 a に基単点金属数3 2が戯出するように決定する。そして、このトレ ンチ37にもゲート6の形成時と向降にしてドー プトポリシリコンを充填する (第4回(d))。こ のトレンチ37に充装されたドープトポリシリコ ンは前述の高融点金属設32と接触することによ り、ソース4の電腦41を形成する。

そして、これらの上面にシリコン酸化酶38を 形成して、ドレイン3.ソース4及びゲート8用

- 12 -

ベナ分に小さくなるだけでなく、第1の支施例と 比較しても小さなものとなる。

なお、上記第1と第2の実施例ではともにシリコンゲート型のチャネルMOSFETを粥にとって説明したが、特にこれに制設されるわけではなく、DチャネルMOSFETはもちろんのこと、混合型FETなどFET全般に適用可能である。

(発明の効果)

以上のように、この発明によればチャネル面やケートが暴振の主面に対して発産に形成することにより、主面に対して電界効果トランジスタ1個当かがある。他界効果トランジスタ自体を小型化することなく、高環機化が可能な電界効果トランジスタを得られる効果がある。

4. 図面の簡単な説明

第1回は、この見明の第1の実施例であるシリコンゲート型ロチャネルMOSFETを示す概略図、第2回は第1回に示したMOSFETの製剤工程を示す平面因及びそのA-A矢視断面図、第


特開昭64-3662 (5)

3 図は、この発明の第2の実践例であるシリコン ゲート型のチャネルMOSFETを示す機略図、 第4回は、第3回に示したMOSFETの製造工 税を示す新面図、第5回は、従来のシリコンゲー ト型のチャネルMOSFETを示す鉄略間である。 図において、1、10及び30はMOSFET、 2はシリコン基板、28は主面、3はドレイン、 4 はソース、 5 はチャネル領域、 5 a はチャネル 雨、6はゲート、L_C はチャネル岳である。 なお、各図中間一符号は同一または相当部分を 示す。

代职人


- 15 -

第 1 図




特別8864-9662(6)


第 2 図




第 2 図




特開昭64-9662 (7)





排筒明64-9662 (8)

第 5 図



1 ---- MOSFET

	•	•.